ジョブNo.887415 【勤務地:神奈川県厚木市】CIS デジタル回路設計エンジニア(CIS H/W Design Engineer)/65歳定年/WEB完結の選考

  • 正社員

クエスト・グローバル・ジャパン株式会社

■CIS デジタル回路設計
 *開発要求仕様に基づいた回路仕様作成
 *Verilog-HDL/System Verilogによる設計および検証(一致検証、アサーション検証、波形目視、カバレッジ検証など)
 *評価チーム、試作・量産立ち上げサポート
 *設計委託メンバとの業務やりとり
 *電力解析、チェックツール実行(構文チェック、非同期検証)、簡易論理合成、SDC(物理インプリ制約)作成

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Responsibilities
CIS Digital Circuit Design:
・Creation of circuit specifications based on development requirement specifications.
・Design and verification using Verilog-HDL/System Verilog (match verification, assertion verification, visual waveform inspection, coverage verification, etc.).
・Support for evaluation teams and prototype/mass production launch after design.
・Business communication with outsourced design members.
・Execution of power analysis, check tools (syntax check, asynchronous verification), simple logic synthesis, and creation of SDC (physical implementation constraints).

・多くの日本企業に勤務するエンジニアの方々は、年齢を重ねていくと、技術が十分あるにもかかわらず、会社がその価値を見い出せなくなる傾向があるように感じます。職位定年制度がその一つの例であると思います。Quest Globalは逆に、そうした多くの経験を重ねてきたエンジニアの方々を求めています。

コンサルタント 新田 大介

募集要項

職種 エンジニア(電気・電子・機械)系/半導体設計(IC・LSI・メモリ)(電気・電子・機械)、エンジニア(電気・電子・機械)系/回路設計(電気・電子・機械)
年収 500万円~750万円
勤務地 神奈川県
応募資格 ■必須要件
*半導体のデジタル回路設計スキル
*Verilog-HDL/System Verilog 設計検証スキル (3年以上)
*物理インプリ実装ツール(Design Compiler)に関する知見

■尚可要件
*物理インプリ実装ツール(Formality, PrimeTime)に関する知見
*CIS 低電力ロジック設計 (PowerGatingなど)、低電力技術開発 及び 標準化 (低電力IP整備、ツール評価など)の知見

■語学力
英語: メール、マニュアルの対応
日本語:日本語能力検定(JLPT)N1またはネイティブレベル

■使用ツール
言語 / Languages: Verilog-HDL, System Verilog
ツール / Tools: Xcelium, Design Compiler, Formality, PrimeTime 、波形Viewer、Debugger (Verdi)

~~~~~~~
Work Experience
■ Must Have
*Semiconductor digital circuit design skills.
*Verilog-HDL/System Verilog design and verification skills (3+ years).
*Knowledge of physical implementation tools (Design Compiler).

■Good to have
*Knowledge of physical implementation tools (Formality, PrimeTime).
*Expertise in CIS low-power logic design (e.g., Power Gating), low-power technology development, and standardization (e.g., low-power IP preparation, tool evaluation).

■ Language
*English: Reading/Writing skills for mail and manuals.
*Japanese: JLPT N1 certified/equivalent or Native level
学歴 大学院 大学
雇用形態 正社員(期間の定めなし)
勤務時間 9:00~17:45
ただし、担当するプロジェクトチームに応じてコアタイムが異なり、最大1~2時間の開始/終了時間の変更が発生する場合がございます
*月収には「みなし残業20時間分」が含まれまれております。固定残業代を超えた場合は別途残業代の支給がございます。
休日・休暇土、日、祝日
年間休日 120日
夏季休暇、年末年始休暇
◆産前産後休暇 ◆育児休暇 ◆介護休暇 ◆忌引休暇  ※常駐先の業務にともなって休日・休暇は変動の可能性があります。すべて大手メーカーのため、年次休暇などは充実している場合がほとんどです。
待遇・福利厚生研修制度
◆健康診断(被扶養者健康診断、人間ドック、婦人科健診など) *引っ越し手当(一部支給)
健康保険、厚生年金、労災、雇用保険
その他手当
受動喫煙防止措置屋内禁煙

企業情報

企業名クエスト・グローバル・ジャパン株式会社
業種・資本 コンサルティング・会計・法律系(ビジネスコンサルタント・シンクタンク・コンサルティングファーム)、IT・通信系(ITコンサルティング)
事業内容クエスト・グローバルは、幅広いエンジニアリングの世界でその能力を発揮するエンジニアリング会社です。より明るい未来の構築を実現するため、設計開発支援サービスの提供により、高付加価値を実施し、エンジニアリングの人材不足を補完することで、世界で最も困難なエンジニアリングの課題に対して一番信頼できるパートナーとして選ばれています。私たちは、エンジニアやデザイナー、ユーザーインターフェース設計者、学生などを対象とするイベントを開催しています。

【勤務地:神奈川県厚木市】CIS デジタル回路設計エンジニア(CIS H/W Design Engineer)/65歳定年/WEB完結の選考

  • エンジニア(電気・電子・機械)系/半導体設計(IC・LSI・メモリ)(電気・電子・機械)、エンジニア(電気・電子・機械)系/回路設計(電気・電子・機械)
  • 500万円~750万円
  • 神奈川県